Układ scalony 555 Timer jest jednym z powszechnie używanych układów scalonych wśród studentów i hobbystów. Istnieje wiele zastosowań tego układu scalonego, głównie używane jako wibratory, takie jak ASTABLE MULTIVIBRATOR, MONOSTABLE MULTIVIBRATOR i BISTABLE MULTIVIBRATOR. Znajdziesz tutaj kilka układów opartych na układzie 5555. Ten samouczek obejmuje różne aspekty układu scalonego 555 Timer i szczegółowo wyjaśnia jego działanie. Więc najpierw zrozummy, czym są wibratory astabilne, monostabilne i bistabilne.
ASTABILNY MULTIVIBRATOR
Oznacza to, że na wyjściu nie będzie stabilnego poziomu. Więc wyjście będzie wahać się między wysokim a niskim. Ten charakter niestabilnego wyjścia jest używany jako wyjście zegara lub fali prostokątnej w wielu zastosowaniach.
MULTIVIBRATOR MONOSTABILNY
Oznacza to, że będzie jeden stan stabilny i jeden stan niestabilny. Użytkownik może wybrać stan stabilny jako wysoki lub niski. Jeśli stabilne wyjście jest wybrane jako wysokie, wtedy zegar zawsze próbuje ustawić stan wysoki na wyjściu. Tak więc, gdy podane jest przerwanie, licznik czasu spada na krótki czas, a ponieważ stan niski jest niestabilny, po tym czasie przechodzi w stan wysoki. Jeśli stan stabilny zostanie wybrany jako niski, z przerwaniem wyjście przechodzi w stan wysoki na krótki czas, zanim osiągnie stan niski.
BISTABILNY MULTIVIBRATOR
Oznacza to, że oba stany wyjściowe są stabilne. Z każdą przerwą wyjście zmienia się i pozostaje tam. Na przykład moc wyjściowa jest teraz uważana za wysoką, z przerwą spada i pozostaje niska. Przy następnej przerwie idzie wysoko.
Ważne cechy układu scalonego timera 555
NE555 IC to urządzenie 8-pinowe. Ważną charakterystyką elektryczną timera jest to, że nie powinien on pracować powyżej 15 V, co oznacza, że napięcie źródła nie może być wyższe niż 15 V. Po drugie, nie możemy pobrać więcej niż 100 mA z chipa. Jeśli tego nie zrobisz, układ scalony zostanie spalony i uszkodzony.
Wyjaśnienie robocze
Zegar składa się zasadniczo z dwóch podstawowych bloków konstrukcyjnych i są to:
1. komparatory (dwa) lub dwa wzmacniacze operacyjne
2. jeden przerzutnik SR (przerzutnik z resetowaniem)
Jak pokazano na powyższym rysunku, w zegarze są tylko dwa ważne elementy, są to komparator i przerzutnik. Pozwala zrozumieć, czym są komparatory i klapki.
Komparatory: komparator to po prostu urządzenie, które porównuje napięcia na zaciskach wejściowych (zaciski odwracające (- VE) i nieodwracające (+ VE)). Tak więc w zależności od różnicy zacisku dodatniego i ujemnego w porcie wejściowym, określa się wyjście komparatora.
Na przykład rozważmy dodatnie napięcie na zaciskach wejściowych równe + 5 V, a ujemne napięcie na zaciskach wejściowych + 3 V. Różnica jest taka, że 5-3 = + 2v. Ponieważ różnica jest dodatnia, na wyjściu komparatora otrzymujemy dodatnie napięcie szczytowe.
Na przykład, jeśli dodatnie napięcie na zaciskach wynosi + 3 V, a ujemne napięcie na zaciskach wejściowych wynosi + 5 V. Różnica wynosi + 3- + 5 = -2 V, ponieważ różnica napięcia wejściowego jest ujemna. Wyjście komparatora będzie ujemnym napięciem szczytowym.
Jeśli na przykład weźmiemy pod uwagę dodatni zacisk wejściowy jako WEJŚCIE, a ujemny zacisk wejściowy jako ODNOŚNIK, jak pokazano na powyższym rysunku. Więc różnica napięć między INPUT i REFERNCE jest dodatnia, otrzymujemy dodatni sygnał wyjściowy z komparatora. Jeśli różnica jest ujemna, na wyjściu komparatora otrzymamy ujemny lub masę.
Flip-Flop: Przerzutnik jest komórką pamięci, może przechowywać jeden bit danych. Na rysunku widzimy tabelę prawdy przerzutnika SR.
Przerzutnik ma cztery stany dla dwóch wejść; jednakże w tym przypadku musimy zrozumieć tylko dwa stany przerzutnika.
| S | R | Q | Q '(pasek Q) |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
Teraz, jak pokazano w tabeli, dla wejść set i reset otrzymujemy odpowiednie wyjścia. Jeśli na ustawionym pinie jest impuls i niski poziom podczas resetowania, przerzutnik przechowuje wartość jeden i umieszcza wysoką logikę na zacisku Q. Ten stan trwa do momentu, gdy pin resetowania otrzyma impuls, podczas gdy pin set ma niską logikę. Spowoduje to zresetowanie przerzutnika, dzięki czemu wyjście Q stanie się niskie i ten stan będzie trwał do ponownego ustawienia przerzutnika.
W ten sposób przerzutnik przechowuje jeden bit danych. Tutaj kolejną rzeczą jest to, że Q i Q bar są zawsze przeciwne.
W zegarze zestawione są komparator i przerzutnik.
Rozważmy, że 9V jest dostarczane do timera z powodu dzielnika napięcia utworzonego przez sieć rezystorów wewnątrz timera, jak pokazano na schemacie blokowym; na pinach komparatora będzie napięcie. Tak więc z powodu sieci dzielnika napięcia będziemy mieli + 6V na ujemnym zacisku komparatora. I + 3 V na dodatnim zacisku drugiego komparatora.
Inną rzeczą jest to, że jedno wyjście komparatora jest połączone z pinem resetującym przerzutnika, więc jeśli jedno wyjście komparatora przechodzi w stan wysoki od niskiego, to przerzutnik się resetuje. Z drugiej strony wyjście drugiego komparatora jest podłączone do ustalonego pinu przerzutnika, więc jeśli wyjście drugiego komparatora idzie w górę od niskiego, przerzutnik ustawia i przechowuje JEDEN.
Teraz, jeśli uważnie obserwujemy, dla napięcia mniejszego niż + 3V na pinie wyzwalacza (ujemne wejście drugiego komparatora), wyjście komparatora spada z wysokiego, jak omówiono wcześniej. Ten impuls ustawia przerzutnik i przechowuje wartość jeden.
Jeśli teraz przyłożymy napięcie wyższe niż + 6V na pin progowy (dodatnie wejście komparatora), wyjście komparatora przejdzie z niskiego na wysoki. Ten impuls resetuje przerzutnik i przerzutnik do zera.
Inna rzecz dzieje się podczas resetowania przerzutnika, gdy resetuje się, pin rozładowania zostaje podłączony do masy, gdy Q1 zostaje włączony. Tranzystor Q1 włącza się, ponieważ Qbar jest wysoki podczas resetowania i jest podłączony do bazy Q1.
W stabilnej konfiguracji podłączony tutaj kondensator rozładowuje się w tym czasie, więc wyjście timera będzie w tym czasie niskie.W przypadku stabilnej konfiguracji czas podczas ładowania kondensatora napięcie styku wyzwalającego będzie mniejsze niż + 3V, więc przerzutnik będzie przechowywać jeden, a wyjście będzie wysokie.
W stabilnej konfiguracji, jak pokazano na rysunku, Częstotliwość sygnału wyjściowego zależy od rezystorów RA, RB i kondensatora C. Równanie jest podane jako, Częstotliwość (F) = 1 / (Okres) = 1,44 / ((RA + RB * 2) * C).
Tutaj RA, RB to wartości rezystancji, a C to wartość pojemności. Umieszczając wartości rezystancji i pojemności w powyższym równaniu, otrzymujemy częstotliwość wyjściowej fali prostokątnej.
Czas logiki wysokiego poziomu podaje się jako, TH = 0,693 * (RA + RB) * C
Czas logiki niskiego poziomu podaje się jako TL = 0,693 * RB * C
Współczynnik wypełnienia wyjściowej fali prostokątnej jest podany jako Cykl wypełnienia = (RA + RB) / (RA + 2 * RB).
555 Schemat i opis styków timera
Teraz, jak pokazano na rysunku, istnieje osiem pinów dla układu scalonego timera 555, a mianowicie, 1. grunt.
2. wyzwalacz.
3. wyjście.
4. zresetuj.
5. kontrola
6. próg.
7. Zwolnienie
8. moc lub Vcc
Styk 1. Masa: Ten styk nie ma żadnej specjalnej funkcji. Jest jak zwykle podłączony do masy. Aby timer działał, ten pin musi i powinien być podłączony do masy.
Pin 8. Zasilanie lub VCC: Ten pin również nie ma specjalnej funkcji. Jest podłączony do dodatniego napięcia. Aby timer działał, ten pin musi być podłączony do dodatniego napięcia z zakresu od + 3,6 V do + 15 V.
Pin 4. Reset: Jak wspomniano wcześniej, w chipie timera znajduje się przerzutnik. Wyjście przerzutnika steruje bezpośrednio wyjściem chipa na pinie3.
Pin resetowania jest bezpośrednio połączony z MR (Master Reset) przerzutnika. Podczas obserwacji możemy zaobserwować małe kółko w MR przerzutnika. Ta bańka oznacza, że pin MR (Master Reset) jest aktywnym wyzwalaczem LOW. Oznacza to, że przerzutnik resetuje napięcie pinu MR, aby zmienić napięcie z WYSOKIEGO na NISKI. Z tą logiką obniżania, przerzutnik prawie nie spada do LOW. Więc wyjście idzie LOW, niezależnie od jakichkolwiek pinów.
Ten pin jest podłączony do VCC, aby przerzutnik nie mógł się zresetować.
Styk 3. WYJŚCIE: Ten styk również nie ma specjalnej funkcji. Ten pin pochodzi z konfiguracji PUSH-PULL utworzonej przez tranzystory.
Konfiguracja push-pull jest pokazana na rysunku. Bazy dwóch tranzystorów są podłączone do wyjścia przerzutnika. Kiedy więc na wyjściu przerzutnika pojawia się wysoki stan logiczny, włącza się tranzystor NPN i na wyjściu pojawia się + V1. Gdy logika pojawiła się na wyjściu przerzutnika jest NISKA, tranzystor PNP zostaje włączony, a wyjście jest obniżone do masy lub na wyjściu pojawia się –V1.
Tak więc, w jaki sposób konfiguracja przeciwsobna jest wykorzystywana do uzyskania fali prostokątnej na wyjściu za pomocą logiki sterującej z przerzutnika. Głównym celem tej konfiguracji jest przywrócenie przerzutnika obciążenia. Cóż, przerzutnik oczywiście nie może dostarczyć 100mA na wyjściu.
Cóż, do tej pory omawialiśmy piny, które nie zmieniają stanu wyjścia w żadnym stanie. Pozostałe cztery szpilki są specjalne, ponieważ określają stan wyjściowy chipa timera, omówimy teraz każdy z nich.
Pin 5. Pin kontrolny : Pin kontrolny jest połączony z ujemnym pinem wejściowym komparatora.
Rozważmy przypadek, w którym napięcie między VCC a GROUND wynosi 9v. Ze względu na dzielnik napięcia w chipie, jak pokazano na rysunku 3 na stronie 8, napięcie na pinie sterującym będzie wynosić VCC * 2/3 (dla VCC = 9, napięcie na pinie = 9 * 2/3 = 6 V).
Funkcja tego pinu daje użytkownikowi bezpośrednią kontrolę nad pierwszym komparatorem. Jak pokazano na powyższym rysunku, wyjście komparatora 1 jest zasilane resetem przerzutnika. Na tym pinie możemy podać inne napięcie, powiedzmy, jeśli podłączymy je do + 8v. Teraz, co się dzieje, napięcie na pinie THRESHOLD musi osiągnąć + 8V, aby zresetować przerzutnik i przeciągnąć wyjście w dół.
W normalnym przypadku wyjście V spadnie do niskiego poziomu, gdy kondensator zostanie naładowany do 2/3 VCC (+ 6 V dla zasilania 9 V). Odkąd ustawiliśmy inne napięcie na pinie sterującym (komparator jeden ujemny lub reset komparatora).
Kondensator powinien ładować się, dopóki jego napięcie nie osiągnie napięcia styku sterującego. Z powodu tej siły ładowanie kondensatora, czas włączania i wyłączania zmian sygnału. Tak więc wyjście doświadcza innego zwrotu po zerwanej dawce.
Zwykle ten pin jest ściągany kondensatorem. Aby uniknąć niepożądanych zakłóceń w pracy.
Pin 2. TRIGGER: Pin wyzwalacza jest przeciągany z ujemnego wejścia komparatora 2. Wyjście komparatora dwa jest podłączone do pinu SET przerzutnika. Przy wysokim wyjściu komparatora dwa otrzymujemy wysokie napięcie na wyjściu timera. Możemy więc powiedzieć, że pin wyzwalacza steruje wyjściem timera.
Tutaj należy zauważyć, że niskie napięcie na pinie wyzwalacza wymusza wysokie napięcie wyjściowe, ponieważ jest ono na wejściu odwracającym drugiego komparatora. Napięcie na pinie wyzwalacza musi spaść poniżej VCC * 1/3 (przy założeniu VCC 9v, VCC * (1/3) = 9 * (1/3) = 3V). Zatem napięcie na pinie wyzwalacza musi spaść poniżej 3 V (dla zasilania 9 V), aby wyjście timera osiągnęło stan wysoki.
Jeśli ten pin jest podłączony do masy, wyjście będzie zawsze wysokie.
Pin 6. PRÓG: Napięcie progowe określa, kiedy należy zresetować przerzutnik w zegarze. Kołek progowy jest pobierany z dodatniego wejścia komparatora1.
Tutaj różnica napięć między pinem THRESOLD a pinem CONTROL określa wyjście komparatora 2, a więc logikę resetowania. Jeśli różnica napięcia jest dodatnia, przerzutnik zostaje zresetowany i wyjście staje się niskie. Jeśli różnica jest ujemna, logika na pinie SET określa wyjście.
Jeśli kołek sterujący jest otwarty. Następnie napięcie równe lub większe niż VCC * (2/3) (tj. 6 V dla zasilania 9 V) zresetuje przerzutnik. Więc wyjście jest niskie.
Możemy więc wywnioskować, że napięcie pinu THRESHOLD określa, kiedy wyjście powinno być niskie, gdy pin sterujący jest otwarty.
Pin 7. ROZŁADOWANIE: Ten pin jest wyciągany z otwartego kolektora tranzystora. Ponieważ tranzystor (na którym został wyjęty pin rozładowania, Q1) ma swoją bazę podłączoną do Qbar. Za każdym razem, gdy wyjście jest niskie lub przerzutnik zostaje zresetowany, bolec rozładowania jest przyciągany do masy. Ponieważ Qbar będzie wysoki, gdy Q jest niskie, więc tranzystor Q1 włącza się, gdy baza tranzystora otrzyma moc.
Ten pin zwykle rozładowuje kondensator w konfiguracji ASTABLE, stąd nazwa DISCHARGE.